纯油车型全球销售量首次跌破50%大关 Mobility Global最新数据显示，2026年上半年，纯汽油车型占全球新车销量的49%，这是历史上纯汽油车销量占比首次跌破五成，且较2021年的73%大幅下降了24个百分点。 该机构数据显示，今年上半年，纯汽油车销量同比下降10%，至2025万辆。仅一年之内，其市场份额就下滑3个百分点，从52%降至49%。

Qualcomm agrees to license patents underpinning Huawei's novel LogicFolding chipmaking technique, a win for the Chinese company bloomberg.com/news/articles/…

华为发布搭载LogicFolding的麒麟9050 Pro移动处理器，芯片设计与智能手机技术迎来重大进展 呀，他来了，他来了。 9月7日，就在刚才，华为在广州发布Mate XT 2三折叠手机，搭载最新的麒麟9050 Pro芯片，这是首款采用LogicFolding技术的高性能芯片。 得益于全新灵犀架构的CPU，整体性能提升42%，其中单核性能增强24%，多核并发性能飙升52%。新CPU架构可根据不同使用场景动态调整核心调度，实现能效优化。 麒麟9050 Pro配备新一代“马良”（Maleoon）GPU，支持硬件加速光线追踪，计算单元与缓存容量均翻倍，渲染性能跃升142%。 AI能力方面，麒麟9050 Pro采用达芬奇NPU架构，总参数规模达300亿，支持端侧多模态MoE大语言模型部署。 此外，该芯片集成全新巴龙调制解调器，内置星地融合通信架构，并采用多通道热封装技术，确保持续散热能力，同时强化移动安全防护。 回溯至2020年，美国政府对华为实施技术封锁，彼时华为曾位居全球智能手机厂商前三。然而供应链迅速断裂，市场份额跌至谷底。其早期受挫的关键因素之一是芯片供应。华为虽具备芯片设计能力，却无法获得设计工具及台积电等代工厂的支持。 随后两年，华为依靠麒麟芯片库存维持运营。库存耗尽后，这家中国科技巨头转向4G设备，逐步积累技术经验，并与中芯国际等本土芯片制造商深度合作。 2023年，华为悄然推出Mate 60系列，搭载麒麟9000s芯片，标志着5G功能正式回归华为手机。 此后，华为持续迭代优化新芯片，同时聚焦摄像头、显示等硬件升级。 在这一进程中，鸿蒙OS扮演了关键角色。华为自研系统与麒麟芯片深度协同优化，以实现较高能效与性能表现。 现在鸿蒙OS 7与麒麟9050 Pro的组合非常好，华为正以此为核心卖点进行推广。该芯片将率先搭载于本月晚些时候发布的华为Mate 90系列之上。

华为的τ芯片量产后会熔化？当然不会！ 华为的τ定律出来之后，笔者担心过散热，也写了一系列的文章，一些传播还比较广。昨天，华为的半导体业务部总裁何庭波女士有发了一篇论文，链接：chinaxiv.org/abs/202609.0003… 何老师在论文里面明确地说：我们的麒麟实测结果将散热这一质疑完全翻转（Our Kirin measurements turned that objection upside down）。何老师在开头就举了一个简单的例子：每个通勤者（Commuter）都知道的一件事，在芯片上，就像每个打工人的日常工作日一样，消耗大部分能量的不是工作本身，而是往返路途（芯片的功耗大部分由搬运数据产生，而不是计算单元的本身的功耗）。 同样，对真实的量产成品Wafer和Die进行的测量显示，这里的Die也就是计划于9月份出货的麒麟2026，结果恰恰相反：在每平方毫米晶体管数量增加55%的同时，该芯片比前代更凉，在某些关键任务上的功耗降低幅度最高达到66%。 这是一个令人震惊的表现，一起跟着笔者来学习一下这篇论文。 所以，华为（包括大部分中国客户）在受限的国际环境里面，制程被限制在最高5nm的区间，那怎么用不一样的方式来获得更快的开关速度，更短的响应时间和更高的时钟频率？这就是LogicFolding提出的背景。 LogicFolding通过3D混合键合实现，它更接近焊接，而不是封装。两片晶圆，当然也可以是一片晶圆与一颗芯片，经过精密对准、压合并缓慢加热。在退火过程中，两侧氧化物表面之间形成共价键，合并为一层连续的介电层；与此同时，两侧铜焊盘向彼此膨胀并熔合为连续金属。最终，堆叠芯片之间形成了一片垂直连接的森林。 那么，单位面积内需要多少垂直连接，才能使折叠真正降低RC（也就是拖慢并消耗每个信号的电阻和电容）？华为的探索表明：1.5μm已经足以支持良好的LogicFolding，1μm会更好，而720nm（典型逻辑工艺的顶层金属间距为720nm）将进一步扩大收益。未来，华为还打算把键合间距缩小到480nm。 何老师接着披露：华为在40nm设备基础上，在麒麟2026芯片上实现了1.5μm混合键合间距：5000万个垂直互连中，10%至15%用于传输信号。麒麟2027硅片已经达到1μm，并拥有超过1亿个垂直互连。之后华为将达到720nm的顶层金属间距，实现一比一的齿轮比，并拥有超过2亿个垂直互连。 在此的工艺水平上，华为工程师开始了真正的LogicFolding，他们检查了麒麟SoC中工作最繁重的模块：NPU、CPU、GPU和DSP，找出其中最长、最慢、最耗电的水平路径。随后，每个模块都被重新设计为同时占据两层硅片，把长距离水平连接变成在两颗芯片之间短距离跳转的垂直连接。 在采用LogicFolding的第一款移动SoC麒麟2026上，晶体管密度在一代之内从约每平方毫米1.55亿个增加到2.38亿个，提升55%。 到这里，反直觉的来了，因为。。。功率密度也下降了。。。 与华为前代平面布置的芯片相比，在性能相同的条件下，麒麟2026的NPU功耗降低66%，GPU降低58%，CPU性能核降低41%（测试采用真实世界基准）。 至此，华为在每平方毫米内放入了明显更多的晶体管，但芯片每完成单位工作所产生的热量反而更少，而不是更多。这个结果值得大量的解释，因为它看起来像违反了质疑者援引的物理规律。其实并没有，它真正揭示了芯片功率究竟消耗在哪里，而答案并不是大多数人以为的地方。 智能手机芯片的动态功耗大约占90%，而动态功耗里面有两种消耗，1是门电路的开关；2是移动信号，也就是把信号从芯片的一部分送到另一部分的长金属线充放电，导线就像沿距离摊开的电容，信号走得越远，需要充电的电容就越大，能量也随之增加。 这正是包括笔者在内的小伙伴们的直觉容易出错的地方：在现代SoC模块中，导线，也就是信号的移动，通常比逻辑门，也就是计算要消耗更多能量。处理器的大部分功率，不是花在思考上，而是花在通勤上。 回到何老师举的例子上，想象一名普通办公室职员每天的能量预算。人们很容易以为，大部分能量花在实际工作上：会议、电子表格和思考。但事实并非如此。对许多办公室职员而言，一天中最大的一笔能量支出是通勤：每天往返于家和办公室之间的驾车或乘车。相较之下，坐在办公桌前工作所需的能量要低得多；交通才是主导项。 何老师类比了一下，芯片也一样：逻辑门负责思考，导线负责通勤。在大型AI集群中，这一点同样成立：超过80%的能量花在移动数据，而不是对数据进行计算。只是程度较轻的同样失衡，也存在于每一颗智能手机SoC中。 所以，LogicFolding做了什么？何老师说，LogicFolding把每个人的家都搬到了办公室附近。 何老师举了个例子：芯片里面，时钟网络是最繁忙、最耗电的导线之一；华为团队通过LogicFolding把它缩短到相当的程度，足以把时钟缓冲器数量削减一半以上。仅在一个处理模块上，LogicFolding就使时钟走线缩短28%，并将缓冲器（Buffer）数量从43,600个降至19,000个。 麒麟2026的实际功耗：逐模块观察 华为让折叠芯片与其平面前代麒麟9030 Pro进行对比，并采用等性能条件：相同的AI吞吐量、帧率或基准分数。 NPU是华为τ定律批评者最担心堆叠的模块，因为它既是密度最高的模块之一，也是最热的模块之一。然而，它实现了最大的降幅：在相同的29 TOPS下，时钟频率可以降低63%，从1.2GHz降至0.442GHz；电压可以从0.85V降至0.55V。这使功耗降低66%，功率密度惊人地下降73%。GPU紧随其后：以与麒麟9030 Pro相同的61 FPS运行，但电压降低200mV，功耗下降58%。 收益梯度恰好沿着“通勤”展开：一个模块越并行、越耗数据，折叠给它的回报就越大。 DSP是一个例外，并且说明了一个重要教训：使用LogicFolding时，面积可能比功耗缩小得更快。第一代LogicFolding芯片麒麟2026在完成相同工作的情况下功耗降低25%，但功率密度，每平方毫米消耗的功率，反而上升24%；而真正决定热控制的是功率密度。原因很直接：LogicFolding使DSP占地面积缩小40%，所以即便功耗下降，功率密度仍会上升。第二代折叠芯片麒麟2027解决了这一问题：华为已经完成了流片，并完成了实际Die的测量，其功率密度低于原平面版本，功耗下降47%。 按照何老师的话说：功率密度是设计结果，而不是命运。 华为还让麒麟2026的模块跑在了全速模式，以观察它们相对于9030 Pro能达到什么水平。 在全负荷下，折叠NPU达到70 TOPS，比前代高141%；GPU帧数提高42%；CPU在HNX基准上的分数提高18%。在这些模式下，它们的功率密度都高于平面前代芯片。 因此，LogicFolding为华为的手机系统提供了一个平面芯片没有的控制旋钮：同一模块可以根据场景选择节俭运行，也可以成为性能猛兽。 华为还通过LogicFolding获得了更多的性能空间，比如，前代NPU由一个大核和两个能效核组成，而LogicFolding之后带来的晶体管余量使其能够配置四个大核。这组更宽的阵列以0.7V提供70 TOPS，远低于前代以0.85V提供不到一半性能所需的电压。 设计性消除热点 消除热点也是一个很大的话题，何老师直接点到了有意识的热密度控制是核心。第一，LogicFolding从热源处降低了热密度；第二，主动的热管理。 西西弗斯，但这座山通向某处 何老师支出：LogicFolding后的NPU可以用三分之一的功耗完成前代的工作，也可以反过来超过前代141%，同时超过前代的功率密度。物理学允许这两种设置；选择凉爽运行还是极限运行，取决于华为的设计纪律（取舍）。 LogicFolding后的CPU有意保持保守，只针对关键路径。但仅2026年，它就已经把性能核频率恢复到3.1GHz。要在未来三至五年释放LogicFolding的全部潜力，需要全行业积极创新，包括扩大设计空间、缩小混合键合间距、集成更低层金属的TSV以及垂直堆叠更多层等。 华为的方向比较乐观，LogicFolding将为麒麟CPU核心频率达到并超过5GHz铺平道路。这一路线图是可行且具有经济性的。 何老师提到西西弗斯的神话：西西弗斯被判把巨石推上山，却只能看着巨石滚下去，然后重新开始。在τ缩放定律下进行工程工作也有同样节奏：折叠芯片，获得时间裕量，再把裕量用于降低功耗；下一代芯片到来，巨石又要重新开始。 这个故事与神话不同的地方在于：这座山确实通向某处。每一轮循环都会留下计算能力更强、功耗更低的芯片，而不断累积的距离，就是产业所称的进步。 回应笔者的主题：那颗本来被认为会熔化的τ芯片，最终反而运行得更凉！ 太酷了，华为的工程师们！！！

中国用电负荷入夏以来第四次创历史新高，达到单日15.57亿千瓦（约合1,557吉瓦） 据中国国家能源局最新数据，8月7日，全国用电负荷入夏以来第四次创历史新高，达到15.57亿千瓦（约合1,557吉瓦），较此前峰值上涨约480万千瓦。 自7月29日以来，全国用电负荷持续高位运行，除周末及假期外，日最大负荷均超过去年极值（15.08亿千瓦）。 用电需求旺盛，根源在于经济持续活跃。 上半年，全社会用电量累计达5.1万亿千瓦时，同比增长5.3%。其中，第二产业用电量增长5.1%，高技术及装备制造业增速达9.8%，彰显产业升级动能；第三产业用电量增长8.0%，充换电服务业、互联网数据服务业更是分别猛增56.9%和44.0%，新质生产力效应凸显。区域表现上，广东省7月全社会用电量突破1000亿千瓦时，成为全国首个单月用电“千亿度”省份；西北五省、川渝藏地区7月用电增幅分别超7%和12%，西部增长势头强劲。 顺便比对一下海内外国家的用电数据 笔者注：韩国的进展很快。

Top 10 fabs globally according to TrendForce. Looks like SMIC is really catching up to Samsung now, which indicates its making more of that AI chip $. Overall, it's still below the 5.6% share that it had a couple of yrs ago, which shows just how much TSMC has expanded its lead over everyone else in the foundry business.

Two weeks. That's how long it took to go from GLM-5.3-Flash's first run on domestic accelerators to serving all of its production traffic, with 3.2× end-to-end throughput along the way. What I keep thinking about is who did much of the work: an Infra Agent powered by GLM-5.3. A model helping optimize the system that serves it. The conditions were hard. Limited memory and interconnect bandwidth. 1M-token context. Multimodal requests. An immature software stack where kernels were missing and documentation was often guesswork. Every optimization was a trade: compute for memory (ReplaySSM), communication for memory (intra-node tensor parallelism), precision for capacity (mixed INT8/FP8/BF16 caching), and disaggregation for scheduling freedom (Encode–Prefill–Decode). But the most important lesson wasn't about any single optimization. When the agent got stuck, it was rarely because it couldn't write the code. It was because it didn't know *why* things got worse. "Throughput down 20%" tells you something broke. It doesn't tell you which layer, which hypothesis, or what to test next. In RL terms, it's a sparse reward with a credit assignment problem. And an end-to-end benchmark that takes hours makes exploration painfully slow. Senior engineers solve this with an implicit process reward in their heads. They know when to check the timeline, when to run a microbenchmark, and which layer's output to compare. So we made that explicit. We call it dense feedback: layered verification interfaces the agent can call directly. Correctness feedback: did it compute right? System behavior feedback: where did the time go? Performance feedback: which option wins, under which conditions? Each signal has to be local, cheap, and objectively verifiable. Three things the agent found: First, precision drift in KDA's context-parallel path that grew with sequence length. The cause was TF32 rounding error compounding through chained state-matrix merges. The fix is now merged upstream in Flash Linear Attention (PR #1180). Second, KV transfer never overlapped with DeepEP dispatch. The agent followed the call chain across the Python/C++ boundary and found that the intranode path never released the GIL. After the fix, transfer overhead fell from over 30% to under 1%. Third, a decode kernel recomputing the same normalization four times because of how it was chunked. The agent restructured it and got a 1.71× speedup. The idea came from "optimization skeletons" it had distilled by reading existing kernels across SGLang, FLA, and DeepGEMM. To be clear about the boundaries: humans still defined the goals, built the feedback environment, and reviewed every high-risk change. But the engineer's role is changing, from the person who solves the problem to the person who designs the feedback. There's a deeper implication too. A layered, verifiable feedback environment built on real infrastructure tasks is exactly what training the next generation of models needs most. Every task the agent completes can become training ground for its successor. We are still far from recursive self-improvement. But the smallest loop now exists. The model optimizes the system. The system serves the model.

华为将于2027年第一季度推出960DT产品。

正在德国汉堡举行的ISC 2026大会公布了最新IO 500榜单，两套国产系统延续强势，再度霸榜 哈哈哈，主持人说：我们可不是专门针对中国人颁奖的，大家都可以来提交的。 😍😍 正在德国汉堡举行的ISC 2026（6月22日至26日）是欧洲规模最大,历史最悠久的高性能计算与人工智能盛会。 大会聚焦新一代超级计算机体系架构，AI大模型算力，量子技术集成等前沿趋势，吸引了全球顶尖科学家和科研机构与行业企业齐聚展示。 继昨日深圳超算的LineShine登顶全球超级计算TOP 500榜单之后，国产的两台系统在今天发布的IO 500榜单上再度展现统治力，延续强势领跑地位。 第一个：SCNet AICS的ParaStor在IO 500榜单排名第一，领先于之前基于Intel DAOS平台的系统。ParaStor由中科曙光研发，该系统经过二十余年的自主研发，现广泛应用于科学计算和AI大模型训练等超高算力场景。此次夺冠的曙光ParaStor F9000全闪存储包揽“生产型全节点”和“10节点”双料冠军，成为首个达成此成就的系统。 第二个：鹏城实验室的人工智能大科学装置——“鹏城云脑Ⅱ”依托高度优化的SuperFS大规模分布式文件系统，其性能指标与数据吞吐能力惊人，曾连续10年蝉联IO 500“研究型全节点”的冠军。 今年的鹏城云脑更是更新了华为的OceanStor存储，用OceanFS分布式文件系统打破了自己保持多年的记录，在IO 500“研究型全节点”的排名上，以差不多之前三倍的新得分继续夺冠，更是显著拉大了与之前海外系统的距离。

信息通信“十五五”规划出炉：首增“先进存力”指标，算力投资与行业年收入同量级 这几天的信息有点多。同样是昨日9月7号，科技股票大涨，因为工业和信息化部正式印发《信息通信行业发展“十五五”规划》，以13项主要指标勾勒出未来五年的发展蓝图。 新华社当日披露了规划要点，尽管3.8万亿元的基础设施规模备受瞩目，但笔者和朋友们比较关注的是指标体系中首次出现的两项全新维度：其中“先进存力”的入列，标志着存储能力正式上升为国家信息基础设施的硬性考核指标。 投资规模加大，行业收入显著增加 规划明确：到2030年，全行业收入目标为4.1万亿元，而五年累计信息基础设施投资额达3.8万亿元。这表明未来五年行业将进入高强度资本开支与产出同步扩张的阶段。 这一体量远超“十四五”期间的投资规模。 智算算力目标跃升6.2倍，十万卡集群首入部级规划 在算力维度上，规划设定智算算力规模到2030年达到9800 EFLOPS，而截至2026年1月，该数值仅为1590 EFLOPS。据此计算，四年间需实现约6.2倍增长，年均复合增长率接近57%。 当前国内已建成万卡级算力集群42个，而规划首次在部级文件中明确要求部署十万卡及以上超大规模集群，为算力基础设施的建设指了明确的方向。 当然，这需要两条技术路径同时发力：一是依靠单卡算力性能升级，从而摊薄单位算力的电力与机房成本；二是通过集群数量扩张，从现有42个万卡集群向十万卡集群演进。 如这几天讨论的华为的突破，前者依赖于先进制程芯片的供应与国产化进程；而后者则将直接拉动液冷散热、高功率供电等配套产业的刚性需求。 “先进存力”首次列为考核指标，算存协同成新焦点 在13项指标的基础设施类子项中，除每万人5G基站数、50G-PON端口数、智能算力规模外，新增了“先进存力规模”指标。 这是存储能力指标首次被纳入信息通信行业五年规划，意味着政策层面对“算存协同”的重视提升至全新高度。规划正文亦明确提出鼓励算力与存力协同发展，暗示未来投资将向高效存储系统、存算融合架构等方向倾斜。 这个，长鑫和长存这把不是要上去啦？ 网络升级重心转向存量优化，点名多项关键技术 对比“十四五”规划，每万人5G基站数目标从26个提升至50个，接近翻倍。但规划措辞强调“老旧网络焕新升级”，表明新增基站并非简单重复建设，而是侧重于现有网络的质效提升。 规划直接点名的技术环节包括：400G以上光传输系统、100G光网向接入层下沉、50G-PON无源光网络，以及液冷散热与余热回收等绿色节能技术。同时，PUE（电能利用效率）和碳排放降幅硬性约束的强化，将使液冷技术从可选方案逐步演变为新建数据中心的准入条件。 好吧，光模块和液冷涨的好是有原因的。 在笔者看来，后续可重点关注万卡集群数量的季度披露、50G-PON端口累计建设数，以及新开工算力设施的PUE设计值。这些量化数据将成为检验规划执行进度的先行指标。 此次“十五五”规划以“先进存力”和“十万卡集群”为标志性信号，预示着中国信息通信业正从单纯的连接规模扩张，转向算力、存力、网络能力协同提升的高质量发展新阶段。 哈哈哈，大概率资本的流向也将随之聚焦于高端芯片、高速光模块、绿色能源等核心赛道。

手机和PC真的扛不住了，DRAM和NAND涨价要放缓？ 过去一年多，存储市场像一辆被AI需求踩满油门的重卡：DDR4涨，DDR5涨，HBM涨，NAND涨，SSD涨，连过去没人太在意的eMMC，UFS，也被这轮供应链重定价带着往上走。 市场终于出现了一个重要的信号：涨价还没结束，但最疯狂的阶段，可能已经过去了。 TrendForce最新发布的调查显示：2026 年第三季度，DRAM供应依然紧张，NAND需求也仍然被AI推理和大规模数据中心部署拉着走。但价格涨幅开始明显放缓：传统 DRAM合约价预计环比上涨13%~18%，NAND Flash合约价预计上涨10%~15%。 供应还是很紧，但是手机，PC和消费电子这些传统终端，已经扛不住了。 今天的存储市场，变成了一个被AI重新切分的市场。服务器，AI推理，企业级SSD，RDIMM和高性能NAND，这些方向仍然有强需求，也有足够强的客户支付能力。 但另一边，PC，手机，消费级SSD，电视，机顶盒，传统消费电子，已经明显进入价格敏感区间。比如最近的苹果，再买下去，内存的成本压力就要逼着终端涨价。 强如苹果，终端涨价，消费者也未必会买单。 所以，上游还缺货，下游已经开始慢慢地缺购买力。 PC市场也是最典型的例子。 过去几个季度，PC OEM一直在补库存，因为大家都知道内存会涨，不补就可能拿不到货。但随着高成本组件逐步进入笔记本电脑库存，整机零售价格上涨几乎不可避免。 问题是，目前的PC市场并没有强到可以消化涨价。商用笔记本还可以撑一部分需求，但消费端很疲软。AI PC的故事还在讲，但据笔者所知，用户到底愿不愿意为“本地AI能力”额外多付钱，市场并没有真正给出答案。 所以PC DRAM的矛盾很清楚：供应商仍然在把产能往服务器和AI应用挪动，PC端供应相应减少；而PC厂商又不敢无限接受涨价，因为再往上加，出货量就会受伤。 这是一个单纯的成本传导能力的问题。 手机市场也一样。 LPDRAM价格持续高企，智能手机厂商第三季度大概率会继续提高零售价格，试图把成本往消费者端转嫁。但手机不是AI服务器，消费者不会因为LPDDR涨价就理所当然多掏钱。 尤其是中端和入门机市场，价格带非常敏感。旗舰机可以通过影像、AI功能、屏幕、SoC升级来讲故事，但中低端手机没有溢价空间。 大家看到各手机品牌现在的动作越来越保守：生产计划更谨慎，采购节奏更谨慎，库存也不敢堆。 这反过来会压低LPDRAM的需求。 但诡异的是，LPDDR5的价格并没有因此松动，因为供应商把LPDDR5的产能转去了AI、服务器和高利润产品，移动端拿到的产能并不宽松。 这就是今天存储市场最真实的状态：需求弱的地方，价格也未必跌；需求强的地方，价格更不可能跌。 服务器DRAM则是完全不同的世界。 随着CPU供应逐步改善，服务器出货到2027年仍然有望保持强劲。RDIMM消耗会继续增加，服务器内存库存也会在2026年下半年继续被拉高。 服务器DRAM第三季度仍然供不应求，价格也涨不少，但涨幅也在慢慢放缓。原因并不是需求弱，而是不少采购被长期供应协议（LTA）锁住了。这大概也算是AI时代供应链的新规则：真正有战略价值的客户，不是在涨价时去抢货，而是砸钱把供应锁住。 当然，LTA合同的达成率多高还是靠原厂的几家。 图形DRAM的情况则有点反直觉。 NVIDIA RTX PRO 6000 Blackwell并没有像市场早前预期那样，立刻带来GDDR7需求爆发。笔记本电脑出货疲软，也压低了GDDR6和GDDR7的需求。 但GDDR价格仍然跟着DRAM大盘往上走，在笔者看起来，主要的原因还是产能。供应商会根据利润和客户优先级灵活调整产能，把资源挪到更赚钱、更确定的产品上。于是即便终端需求没有爆发，图形DRAM供应也不见得宽松。 消费级DRAM就尴尬了。 电视、机顶盒、传统消费电子需求本来就弱，但主要供应商正在加速退出低利润消费级DRAM市场。供应端减少，订单被动转移，再叠加DDR4供给收缩，反而让价格继续获得支撑。这就是典型的“需求不好，但供应更少”。 NAND这边，结构分化也非常明显。 客户端SSD市场，上半年PC OEM已经囤了不少货。现在库存偏高，终端需求又一般，客户对新一轮涨价的接受度明显下降。供应商为了维持出货，只能在客户端SSD上更灵活定价。谈判周期会拉长，价格涨幅也会被压住。 但企业级SSD完全是另一套逻辑。 AI服务器、企业数据中心、云厂商部署仍然在吃掉大量高性能NAND。NAND厂商也很清楚，消费需求疲软的时候，最应该保的是企业级SSD产能，因为利润更高，客户也更愿意为确定性交钱。 不过企业级SSD也不是完全顺风。内部DRAM短缺仍然会限制一部分小容量、高性能企业级SSD供应。换句话说，NAND本身想多做企业级SSD，但配套DRAM不够，也会卡住一部分产品节奏。 手机存储方面，UFS和eMMC的压力相对缓和一些。 大多数手机品牌在2026年上半年已经完成了主要新品制造和零部件采购。到了下半年，真正还会带来明显UFS 4.0升级需求的，主要是旗舰机。中端和入门机的采购活动仍然偏弱。 所以此前供应非常紧的eMMC和UFS，第三季度会相对好一些。OEM对高成本的接受度下降，终端需求又不强，供应商的定价权自然会被削弱。 所以，回到最开始的问题：存储涨价终于要停了吗？ 笔者的观察是：涨价应该不是停了，而是从“全面暴涨”，进入了“结构性上涨”。 🔹 AI相关的内存（HBM，LPDDR），服务器DRAM，企业级SSD，高性能NAND，仍然会需求强筋。 🔹 PC，手机，消费SSD，eMMC，UFS，零售的存储，会开始受到C端购买力约束。 🔹 特定的产品，低利润，传统的消费级产品，即便需求弱，也可能因为供应退出而继续涨。 是的，旧的周期结束了。新的周期，才刚刚开始。

We benchmarked DeepSeek V4.1 Flash by @deepseek_ai . It reached 98% of GPT-6 Astra’s score at 1.4% of the cost on everyday design tasks based on user requests. Every model except Astra scored lower AND cost more. Are open models overtaking closed ones? Full results below ↘️